崗位職責(zé)：

1、負責(zé)集成電路計算機輔助設(shè)計（EDA）軟件開發(fā)；

2、負責(zé)相關(guān)工具和算法的開發(fā)及優(yōu)化，調(diào)試軟件出現(xiàn)的相關(guān)問題、編制單元測試；

3、和團隊成員協(xié)同解決技術(shù)難題。

崗位要求：

1、統(tǒng)招本科及以上學(xué)歷，碩士優(yōu)先；電子與計算機工程、軟件工程、電子工程、應(yīng)用數(shù)學(xué)、應(yīng)用物理或其他相關(guān)專業(yè)；

2、 熟練使用 C/C++編程，掌握Linux開發(fā)環(huán)境；

3、熟悉數(shù)據(jù)結(jié)構(gòu)和算法分析。

加分項：（滿足其中一項即可）

1、有幾何/并行計算相關(guān)項目經(jīng)驗；

2、有機器學(xué)習(xí)/深度學(xué)習(xí)相關(guān)項目經(jīng)驗；

3、有基于線段或圖像/圖形的算法開發(fā)經(jīng)驗；

崗位職責(zé)：

1. 從事數(shù)字芯片的DFT設(shè)計工作；

2. 側(cè)重于數(shù)字芯片DFT設(shè)計流程開發(fā)，在主流EDA工具的基礎(chǔ)上二次開發(fā)流程，提升生產(chǎn)效率，支撐工程項目；

3. 開發(fā)環(huán)節(jié)包括DFT設(shè)計的全部相關(guān)環(huán)節(jié)，包括而不限于logic insertion，pattern generation，verification，diagnose，yield等；

4. 開發(fā)各種流程小工具，包括而不限于各種工業(yè)標準格式解析器，JTAG相關(guān)工具等； 

崗位要求：

按照優(yōu)先級從高到低：

1. 有DFT設(shè)計經(jīng)驗，工程項目經(jīng)驗，或者流程開發(fā)經(jīng)驗皆可；

2. 有芯片開發(fā)經(jīng)驗，熟悉數(shù)字芯片開發(fā)流程；

3. 精通python語言，TCL語言，或者精通任意一門編程語言并能夠快速學(xué)習(xí)其它語言；

4. 學(xué)習(xí)能力強，自主性強；

5. 計算機專業(yè)，或電子工程專業(yè)； 

崗位職責(zé)：

1、完成DFT設(shè)計，包括Lbist, mission mode，scan, memoryBIST/BISR, IJTAG network, boundary scan 等；

2、完成DFT相關(guān)仿真驗證與分析技術(shù)；

3、負責(zé)DFT測試向量生成和交付；

4、參與DFT設(shè)計方法學(xué)研究，優(yōu)化DFT流程；

崗位要求：

1、微電子、通信、自動化、計算機專業(yè)優(yōu)先，有相關(guān)經(jīng)驗的理工科即可；碩士一年及以上工作經(jīng)驗，本科2年及以上工作經(jīng)驗優(yōu)先；

2、熟悉Unix/Linux環(huán)境，掌握Perl/TCL/Python等腳本語言；

3、具有DFT專業(yè)技能，學(xué)習(xí)過數(shù)字電路，了解DFT基本概念；

4、具有獨立工作能力和學(xué)習(xí)能力，有較強的團隊合作能力，溝通能力，工作嚴謹細致，有責(zé)任心；

崗位要求：

1、熟悉新產(chǎn)品導(dǎo)入（NPI,NTO），具有良率提升（yield ramp-up, bring-up）經(jīng)驗，了解量產(chǎn)(mass production)階段的良率管理關(guān)注；

2、熟悉平面工藝和FinFET工藝節(jié)點(16nm以下)；

3、熟悉半導(dǎo)體良率分析領(lǐng)域各類數(shù)據(jù)和分析方法；

4、理解先進工藝制程制造端良率問題的可能來源與機制，及改進方法；

5、跨領(lǐng)域技術(shù)融合與交流合作。

以下（之一或多項）如有積累更佳：

1、器件Device，TCAD，spice model，fail modes/modeling；

2、芯片設(shè)計與制造和測試的產(chǎn)品工程流程；

3、流片前后，面向芯片綜合實現(xiàn)的評估、驗證、集成優(yōu)化；

4、良率分析涉及的軟件系統(tǒng)和工具。

簡歷投遞：[email protected]